資安加解密數位晶片設計與實現
前瞻加密標準(AES)(Advance Encryption Standard, AES)、ECC、HASH,已被廣泛應用於訊息安全的各個領域,包括無線感測網路和射頻識別技術(Radio Frequency Identification, RFID)等,如何在這種低成本、低功耗、資源受限的硬體上實現AES演算法,給電路設計帶來新的挑戰。前瞻加密標準(AES)分成加密演算法以及解密演算法兩大部分,本篇論文提出一個新的架構,利用shift register來最優化32位元以及8位元的AES加解密,並設計出一套架構整合加解密演算法,降低積體電路的複雜度進而節省硬體成本以及晶片面積。